토요일 오전반 3주차 Summary

IC의 각 평가 단계에 대한 Review 및 이해도 재 점검

 

1,2주차 과정을 통해, 우리반 멘티님들에게 반도체 IC가 설계 되어 고객에게 가기 까지 어떠한 평가가 이루어 지는지 총 4개의 단계인, 공정중에 평가 하는 Inline-Monitoring, 공정이 완료 되어 우리 Chip에 들어가는 소자가 다 만들어 진 뒤에 평가 하는 Process Control Monitoring, FAB Out 되고 난 후에 진행 하는 Probe Test (Wafer level) 그리고 Packging 공정을 완료 후에 진행 하는 Final Test로 나뉘어서 알려 드렸고 멘티님들의 적극적인 질문과 적극적인 참여 자세를 통해 많은 부분을 이해 했다고 판단 되어 져요. 이 부분을 제가 한번 더 설명 드린 후에 개별 질문을 통해 이해도를 체크 할거에요. 

현업 용어 Review 및 수율에 대한 정의

우리가 과제를 통해 현업에서 자주 사용 되는 현업 용어에 학습을 했었죠, 그 부분을 제가 다시 한번 Review 드릴거에요.

이 과제를 진행 하는 이유는 우리가 5주차 완료 되었을 때에 자소서에 현업 용어를 사용 하여 현업에 대한 관심도를 보여 줄 것이며, 나아가 면접에서도 용어를 적절히 사용하여 직무에 대한 관심도가 높다는 면을 어필 할 수 있을거에요.

 그리고 수율에 대한 정의와, 현업에서 PCM&PT 상관성 분석 이외에 수율 분석을 어떻게 하는 방법이 있는지에 대한 내용도 새로이 공유 드릴 예정입니다.

 

상관석 분석에 대한 이해

우리는 3차 과제를 통하여 현업에서 사용 되는 양식과 비슷한 형태의 PCM Data와 Probe Test Data를 취득 하여 상관성 분석을 진행 해보았어요. 현업에서 수율 개선을 하기 위해 가장 많이 되는 사용 방식이며 이번 기회를 통해 정확한 정의와 왜 진행하는지, 그리고 분석 이후에 수율 Process는 어떻게 되는지에 대해 말씀 드릴거에요.

이 시간 이후에 멘티님들 께서는 수율 분석을 막연하게 받아 들이 시는게 아니라, 해당 과정을 정확히 이해를 하게 될 것으로 생각 되며 더 나아가 자기소개서에서도 역량이 하나 추가 되어 직무 관심도를 어필 할 수 있는 소중한 역량이 될 것으로 예상 되어 지고 있어요.