평가가 진행 되는 위치 Fab IN/Fab OUT
많은 멘티 분들이 헷갈려 하고, 나 또한 처음 입사 하였을 때 가장 개념을 잡기 힘들었던 부분이기도 하다.
반도체 칩은 고객의 Needs에 맞게 설계 되고 생산(Fab 공정)이 되어 또 다시 고객에게 가기 까지 무수히 많은 평가를 진행 하여, 고객이 원하는 Spec의 Chip만 선별 하여 전달 되게 된다.
그럼 이렇게 다양한 평가를 어떻게 Catch-up 하면 좋을까 생각을 해봤더니, 가장 정리가 잘 되는 요소가 Fab in 에서 평가를 진행 하느냐, Fab out 되어서 진행 되느냐 를 기준으로 두고 정리를 하니 명확 하게 이해가 되었다. 그 부분을 오늘 포스팅에서 정리 하고자 한다.
우선 우리가 평가 하는 대상인 IC 안에는 Active 소자와 Passive 소자가 하나의 회로를 구성 하여 Chip을 구성 하고 있으며, 우리는 이 소자들의 구성인 IC 가 만들어지는 과정과, 개별 소자가 만들어진 후, 개별 소자가 구성을 이루어 Chip 이 완성 되어 진후 (Wafer level) , Package 공정이 진행 된 후 각각의 Step에서 평가를 진행 한다고 개념을 잡고 이해 해보자.
FAB IN 에서 진행 하는 평가는 무엇이 있을까?
Wafer 표면 검사 (개별 소자가 완성 되기 전) at FAB IN
가장 먼저 공정이 진행 되기 전 FAB 내부로 Wafer 가 투입 되게 되면, Wafer의 표면 검사를 진행 하게 된다. 왜냐하면 아무리 우리 공정이 미세 고정이고, 다른 FAB 대비 공정 능력이 뛰어 나다고 해도 시작 부터 Wafer에 이물이 묻어 있으면 안되기 때문이다. Wafer 표면 검사를 통해, 우리 Wafer 내에 void나 이물이 묻어 있지 않다면, FAB 공정을 시작 하게 된다.
Inline Monitoring 검사 (개별 소자가 완성 되기 시작하는 단계) at FAB IN
Wafer 외관이 문제가 없다고 확인이 되면, 우리는 Chip을 생산 하기 위해 정해진 Recipe 순서 대로 공정을 진행 하게 되며, 각 공정이 끝난 후에 공정이 문제 없이, 우리의 Recipe Target 대비 잘 진행 되었는지 확인을 하게 된다. 모든 Wafer를 다 측정 하는 것은 아니고 (왜냐하면, Cost 적인 측면에서 대표적인 Wafer 몇장만 선별해서 진행 하게 됨.) 선별 적인 작업을 통해 공정의 정상 유무를 확인한다. 대표적으로 Photo 공정을 예로 들어보자.
Photo 공정은 PR Deposition 후 우리가 원하는 형태의 Patterning 공정을 진행 하고, Develop 공정을 통해 우리가 원하는 Pattern 말고 그 이외의 PR은 제거를 하게 된다. 그럼 여기서 어떤걸 검사 할 수 있을까? 바로 2가지를 검사 할 수가 있는데 첫번 쨰로는 Pattern 과 Pattern 사이의 거리 CD(Critical Dimension) 그리고 두번 째로는 Pattern이 Shift 되지 않았는지 Overlay를 검사 하는 것이다. 이런 형태로 우리 FAB 내부에서는 단순히 공정을 진행 하는데에 그치지 않고, 우리가 원하는 Target에 잘 맞게 공정이 진행 되었는지 꼭! 검사 단계를 거쳐서 공정 진행을 하게 되는데, 이러한 평가를 Inline Monitoring 평가라고 한다.
Process Control Monitoring ( Chip이 완성된 후 = 소자가 완성된 후) at FAB OUT
각 단위 공정 검사가 완료 되어 우리가 정해 놓은 대로 공정 진행이 완료 되게 되면, FAB-out 되기 전에 마지막으로 PCM 평가를 진행 하게 된다.
즉 PCM 평가에 대한 정의는 우리가 Real chip 내에서 회로를 구성 하고 있는 각 개별 소자들에 대한 전기적 특성을 진행 하는 평가이다.
Foundry 와 같이 고객 사들이 요청 하여 생성 하는 Chip은 우리가 실제 Chip에 손을 댈 수가 없기 때문에 최소한 우리의공정이 잘 진행 되었어요 라는 최소한의 보증 Data가 필요 하다. 그 보증 Data가 PCM 이다. 그리고 그 Data를 확보 하기 위하여 우리는 Chip 내에 사용 된 개별 소자들을 Chip 과 Chip 사이에 Patterning 하여 삽입 해 놓고 평가를 진행 한다.
즉, 정리하면 Real chip에 저항, 1.2V NMOS,1.2V PMOS, Capacitor, Inductor 와 같은 Active, Passive 소자들을 개별로 Patterning 하여 측정 한다. 그래서 첫번째 이유론 우리의 공정 수준을 수치화 시킬 수 있는 Data 확보 이다.
두번째 이유는 수율 개선을 하기 위해 확인 해야 할 Data가 필요 하기 때문이다. 수율 Data 와 Matching 하여 저수율 난 Wafer의 1.2V NMOS Vt 값이 낮고, 수율이 좋은 Wafer의 1.2V NMOS Vt 값이 높다면 우리는 PCM Data와 수율 Data를 상관 분석 하여 IMPLANT 공정 Recipe를 수정 하여 Vt 값을 약간 높여서 Tuning 하여 수율 평가를 재 진행 할 것이다.
(여기서..1.2V의 NMOS Vt 를 높이려면 IMP공정을 개선 해야 한다는 부분은 실제 입사 하여 기술 적으로 다루어야 하는 부분이므로 자세한 내용은 생략 하고, Process 위주로 설명을 하겠다.)
PCM Pattern은 Photo 1shot 안에 하나의 소자의 Group으로 형성 되어 진다. 즉...Wafer 내에 PHoto Shot이 20개 찍히는 제품이면 PCM Pattern도 20개가 들어있다. 그럼 우리는 출하 시키기 위해 이 모든 PCM Pattern이 정상이어야 하는가?
아니다. 우리는 많은 양의 제품을 생성 하기 위해서 Sorting 하여 8inch Wafer 기준에 5point 중 3point만 정상이면 우리의 공정은 문제가 없다고 고객과 약속을 하고 고객에게 Wafer 를 평가 진행 하기위해 다음 Test site로 이동 시켜 준다.
Probe Test at FAB OUT
PCM Data 확인을 통해, 우리의 공정이 문제 없다고 판단 되어진 Wafer는 실제 IC의 정상 유무를 판단 하기 위헤 Test 회사로 이동하게 되어, Wafer level로 평가를 진행 하게 된다.
다양한 온도, 습도, 전압 인가 조건에서 테스트를 진행하게 됩니다. 여기에서 앞서 말씀드렸던 프루브 카드 (Probe card)를 이용한 테스트가 진행됩니다. 해당 Test를 통해서 우리는 수율을 확인 할 수 있으며, Pass/Fail Chip 을 가려 내어 후속 Package 공정을 진행 하게 된다.
'반도체 > 수업 자료' 카테고리의 다른 글
| 토요일 오전반 3주차 Summary (2) | 2021.11.12 |
|---|---|
| 수율 개선의 첫 단계 상관성 분석이란 무엇일까? (4) | 2021.11.08 |
| Process Control Monitoring 평가는 무엇일까? (2) | 2021.11.04 |
| 반도체 공정 진행 중에는 어떤 평가가 진행 될까? (1) | 2021.11.01 |
| 토요일 오전반 1주차 수업 Summary (+ 수정 자료 재 공유) (0) | 2021.10.28 |